電路仿真如何使用Block子電路建模功能

CST Design Studio Project Block

場(chǎng)路協(xié)同仿真在CST中是一個(gè)常見的應(yīng)用。當(dāng)電路比較復(fù)雜，元器件較多時(shí)，估計(jì)每個(gè)用戶都會(huì)覺得眼花繚亂。下面介紹一個(gè)小功能，通過一個(gè)block來代表一個(gè)子電路，從而使電路界面更簡(jiǎn)潔，使電路拓?fù)湟荒苛巳?。尤其?dāng)使用大量重復(fù)的子電路時(shí)，該功能更是讓能夠大量節(jié)省電路建模時(shí)間。

CST Design Studio Project Block如下圖所示

1.把該block拖入到電路界面中，此時(shí)block沒有pin腳，會(huì)在schematic選項(xiàng)卡旁邊彈出一個(gè)新的選項(xiàng)卡，名字是DESPARA1。我們將Schematic作為主電路，將DESPARA1作為子電路。

2.在DESPARA1中的創(chuàng)建子電路，子電路對(duì)外的pin用external port表示，同時(shí)可以修改port的名字。也就是在子電路（DESPARA1）中有幾個(gè)External port，在主電路（Schematic）中的CST Design Studio Project Block中就有幾個(gè)pin，如下圖所示

3.此時(shí)就可以在主電路中進(jìn)行仿真了。需要提醒的是，在主電路仍然需要增加External port，而子電路中的port只是子電路與主電路之間的接口。

4.在子電路中可以添加probe，通過這種方法，可以查看子電路內(nèi)部的電壓電流波形。添加probe后，當(dāng)主電路完成仿真后，會(huì)出現(xiàn)后綴類似（DESPARA1）的probe的仿真結(jié)果，這就是子電路上監(jiān)測(cè)到的電壓/電流波形。如下圖所示

5.此外子電路中也可以添加CST Design Studio Project Block。子電路的block可以理解成下一層的子電路。

總結(jié)：CST有很多小功能能夠助力仿真效率提升，我們一起用，一起飛。