QFN封裝CST仿真實(shí)例 - S參數(shù)，3D bond wire，T和F效率
QFN（Quad Flat No-leads Package，方形扁平無(wú)引腳封裝）是一種表面貼裝型封裝，具有成本低、電熱性能優(yōu)良等優(yōu)勢(shì)。本案例展示如何高效地對(duì)bond wire銅線建模，以及精確快速地仿真QFN封裝。
模型大致分為三個(gè)部分，上層是Die和銅線：
中層是12x12的QFN封裝和引腳，總尺寸7x7mm。
下層是CPW類(lèi)型PCB，有過(guò)孔接地：
Z-方向電邊界：
如何畫(huà)三維的 bond wire？
選兩個(gè)點(diǎn)：
選擇bondwire：
定義尺寸，可參數(shù)化：
完成：
F-solver頻域求解器：
仿真使用模板：
因?yàn)橛幸粋€(gè)場(chǎng)監(jiān)視器，自動(dòng)自適應(yīng)頻點(diǎn)會(huì)使用該頻率和最大頻率：
網(wǎng)格過(guò)渡比可適當(dāng)調(diào)高，結(jié)果一樣，提高效率：
該模型四面體網(wǎng)格185k，40GHz寬頻，工作站跑不到十分鐘，最大內(nèi)存消耗10GB。
T-solver時(shí)域域求解器：
我們先對(duì)信號(hào)傳輸區(qū)域周?chē)M(jìn)行本地加密，也就是bond wire和PCB信號(hào)線周?chē)?/p>
全局網(wǎng)格也可以適當(dāng)增加：
第一次我們先用默認(rèn)設(shè)置，就是-40dB收斂，全端口，無(wú)自適應(yīng)。
T和F第一次對(duì)比：
第一次的對(duì)比結(jié)果基本一致，用時(shí)都不到十分鐘，一般這樣的結(jié)果就夠用了。
如果繼續(xù)深挖，可以看到0-5GHz還有一點(diǎn)差別，不過(guò)考慮到以及是-20dB以下，很多時(shí)候這個(gè)差異是可以忽略。另外30-40GHz T-solver出現(xiàn)少量波動(dòng)，可將收斂從-40dB提高到-60dB，仿真時(shí)間增加，結(jié)果對(duì)比更好。
為了提高T-solver速度，比如前期為了快速看結(jié)果，可考慮只激勵(lì)一個(gè)端口，雖然S參數(shù)不完整，但是快。
如果想把0-5GHz精確度繼續(xù)調(diào)高，可考慮加密網(wǎng)格，這里我們用全局和自適應(yīng)的組合方式加密網(wǎng)格：
T和F一致性就更好了：
這里T-solver快速單端口計(jì)算時(shí)，2.89M網(wǎng)格，GPU加速只需要5分鐘。在提高精度后，需要38分鐘。
由于該模型比較簡(jiǎn)單，F(xiàn)-solver四面體并不吃力，雖然頻帶寬，但掃頻效率還是很高的，所以該案例推薦F-solver，當(dāng)然本案例T-solver也有優(yōu)勢(shì)，就是使用的內(nèi)存非常少。如果封裝復(fù)雜，尺寸較大，則更需要T-solver。
再展示一下T和F的精確對(duì)比：
另外，可能有IC工程師習(xí)慣性把過(guò)孔做成空心，電磁仿真其實(shí)是沒(méi)必要的，只會(huì)降低效率：
小結(jié)：
1） QFN封裝T和F仿真均可，用戶(hù)可選用不同的精確度和仿真時(shí)間。T和F結(jié)果可以對(duì)比的非常好，這樣就增加我們對(duì)結(jié)果的信心。
2） T-solver適合寬頻仿真，六面體能夠處理更復(fù)雜的模型細(xì)節(jié)，內(nèi)存需求小。
3） F-solver 可以提高速度，比如不用空心過(guò)孔，調(diào)整網(wǎng)格過(guò)渡比，或者是自適應(yīng)的網(wǎng)格增加比例（本文沒(méi)有展示，是可以提高效率的）。
4） QFN封裝仿真就是幾分鐘的事情。
