CST中，IC封裝的RLC提取以及等效電路實(shí)例
之前介紹了pRLCG求解器，見(jiàn)仿真實(shí)例010:提取局部電感電阻（2020版新功能）。本期分享一篇關(guān)于IC封裝線(xiàn)的寄生參數(shù)提取的具體應(yīng)用案例。同時(shí)也借用這個(gè)例子，看一下如何拆分等效電路模型。
Step0 導(dǎo)入模型
我們會(huì)介紹如何提取BGA到DIE的寄生參數(shù)，如下圖所示：
我們會(huì)用pRLCG求解器來(lái)提取下圖虛線(xiàn)出的寄生參數(shù)，從BGA->routing->Bond Wire。
Step1 設(shè)置材料，頻率范圍和邊界條件
所有的材料無(wú)論金屬還是介質(zhì)都需要設(shè)置成Normal，并設(shè)置相應(yīng)的電導(dǎo)率，如下圖所示：
本例中我們仿真到100MHz，如下圖所示：
邊界條件目前支持電壁和磁壁兩種。如果沒(méi)有設(shè)置RLC Ground的情況下，電壁上的電勢(shì)為零，而磁壁則代表平均電勢(shì)為零。如果設(shè)置了RLC Ground，則RLC Ground的電勢(shì)為0。邊界條件的大小以及類(lèi)型都會(huì)影響到仿真結(jié)果，所以需要特別搞清需要的物理含義和狀態(tài)。本例中的邊界如下圖所示：
Step2 設(shè)置Node
這一步相當(dāng)于設(shè)置端口，本例中我們想要了解每一段走線(xiàn)的寄生參數(shù)，可以沿著走線(xiàn)設(shè)置多個(gè)Node。
首先，先設(shè)置GNDNode，通過(guò)Pick Face選中參考地的面并設(shè)置為RLC Ground，這里的地必須是PEC。
接著設(shè)置Rounting和Bondwire上的Node，選中一個(gè)面，再選擇RLC Node，如下圖所示：
這樣如下圖，設(shè)置了8個(gè)Node，1#是BGA的進(jìn)口，2#是Rounting線(xiàn)的入口，3#是Bondwire的入口，4#是到達(dá)Die的位置，5#到8#也是同樣的情況，如下圖所示：
這樣，最終的Nodes如下圖所示：
比如這里有兩條平行的線(xiàn)，通過(guò)設(shè)置多個(gè)Node可以就可以分開(kāi)計(jì)算并得到獨(dú)立的RLCG寄生參數(shù)，比如走線(xiàn)本身的自感，電阻。平行走線(xiàn)之間的電容，走線(xiàn)和走線(xiàn)之間的互感和互容等，但實(shí)際的Spice模型我們只需要1#4#5#8#，四個(gè)對(duì)外的引腳，我們可以?xún)H僅對(duì)那四個(gè)Node設(shè)置terminal,如下圖所示：
Step3 設(shè)置求解器開(kāi)始仿真
這里我們把那些Node都創(chuàng)建成一對(duì)對(duì)的Pair，總共這里是6對(duì)，并勾選上計(jì)算寬帶以及寄生電容，選擇需要生成Spice模型的頻率，本例中設(shè)置了一個(gè)50MHz的點(diǎn)，如下圖所示：
RLCG生成的Spice都是單獨(dú)頻點(diǎn)的結(jié)果，這里我們可以在分號(hào)后加若干個(gè)頻點(diǎn)，會(huì)生成多個(gè)Spice文件。如果要得到寬帶的Spice需要用S參數(shù)加Idem工具進(jìn)行轉(zhuǎn)換，見(jiàn)仿真實(shí)例006：用IDEMWORK提取寬帶宏模型（上）仿真實(shí)例007：用IDEMWORK提取寬帶宏模型（下）。
Step4 仿真結(jié)果分析
仿真完成后會(huì)得到幾組RLC的結(jié)果如下圖所示：
我們可以根據(jù)下圖來(lái)分析一下這些結(jié)果的拓?fù)浜秃x。
本例中設(shè)置了6對(duì)pairs，那些pairs分別都有自身的電阻R1-R6和電感L1-L6，同時(shí)每個(gè)節(jié)點(diǎn)都有電容值C11-C88，這里的電容是8個(gè)節(jié)點(diǎn)對(duì)于電勢(shì)為0處的結(jié)果。同時(shí)還有金屬對(duì)之間的互容。這在本例中生成的50MHz的Spice模型中都反應(yīng)了出來(lái)，如下圖：
對(duì)于這里提供的節(jié)點(diǎn)電容補(bǔ)充一句，如果要計(jì)算整個(gè)線(xiàn)的對(duì)地電容，則需要把C1,C2,C3,C4加起來(lái)。而要計(jì)算兩條線(xiàn)之間的電容則是需要把C48,C37,C26, C16以及更多的交叉電容都加起來(lái)。更多可參考CST幫助文檔對(duì)于電容矩陣的解釋?zhuān)缦聢D：
上面兩段看不懂也沒(méi)關(guān)系，自動(dòng)生成的Spice文件是包含了拓?fù)浣Y(jié)構(gòu)里的所有寄生信息了，直接用即可。
當(dāng)然如果不設(shè)置Pairs，CST的pRLC求解器也可以直接得到自容和互容而不是上圖中的節(jié)點(diǎn)電容。
